时钟电路的电磁兼容设计

emcbbs 发表于 2013-4-8 15:57:51

时钟电路在数字电路中占有重要地位，同时时钟电路也是产生电磁辐射的主要来源。一个具有2ns上升沿的时钟信号辐射能量的频谱可达160MHz,其可能辐射带宽可达十倍频，即1.6GHz。因此，设计好时钟电路是保证达到整机辐射指标的关键。

emcbbs 发表于 2013-4-8 15:59:23

时钟电路设计的主要问题有以下几个方面：
1）阻抗控制
计算各种由印制电路板线条构成的微带线和微带波导的波阻抗、相移常数、衰减常数等。

emcbbs 发表于 2013-4-8 16:01:18

2）传输延迟和阻抗匹配
由印制线条的相移常数计算时钟脉冲的延迟，当延迟达到一定数值时，就要进行阻抗匹配以免发生终端反射，使时钟信号抖动或发生过冲。阻抗匹配的方法有串联电阻、并联电阻、戴维南网络、RC网络、二极管阵列等。

emcbbs 发表于 2013-4-8 16:03:01

3）印制线条上接入较多荣性负载的影响
接在印制线条上的容性负载对线条的波阻抗有较大的影响。特别对总线结构的电路来说，容性负载的影响往往是要考虑的关键因素。

emcbbs 发表于 2013-4-8 16:34:18

时钟发生器尽量靠近用该时钟的器件，石英晶体振荡器外壳要接地，石英晶体及对噪声敏感的器件下面不要走线；用地线将时钟区圈起来，时钟线要尽量短。时钟线垂直于I/O线比平行于I/O线干扰小，时钟元器件引脚需远离I/O电缆。

webber_RAE 发表于 2013-4-10 08:32:03

时钟电路不同频率对应的阻抗也不同。能详细说一下？

slxyc 发表于 2013-4-11 09:22:10

时钟主要是上升下降沿时间，这个特别重要，满足信号质量要求的情况下，最好选择上升下降沿时间大的。

页: [1]

电磁兼容工程师网's Archiver