zj1028121713 发表于 2013-9-5 21:02:38

clock

我想了解一下，对于EMI中对于clock信号的处理
我知道的有展频和在clock信号上并联一个电容，想了解这两种的机理和数值

桃花岛主 发表于 2013-9-5 23:49:34

展频是信号能量不变，但频带增大，所以幅值下降；加电容是延缓上升沿，上升沿时间越长，高频分量越少。

webber_RAE 发表于 2013-9-6 08:03:53

桃花岛主 发表于 2013-9-5 23:49
展频是信号能量不变，但频带增大，所以幅值下降；加电容是延缓上升沿，上升沿时间越长，高频分量越少。

学习一下。还没有听说过展频这个词呢:lol

zj1028121713 发表于 2013-9-6 09:52:43

桃花岛主 发表于 2013-9-5 23:49
展频是信号能量不变，但频带增大，所以幅值下降；加电容是延缓上升沿，上升沿时间越长，高频分量越少。

选取电容是不是要在不影响clock信号的完整性上，本身存在分布电容，是不是也要考虑进去呢

kenji 发表于 2013-9-6 13:44:33

所以算起来展频是一个机智的办法

桃花岛主 发表于 2013-9-8 21:45:54

zj1028121713 发表于 2013-9-6 09:52
选取电容是不是要在不影响clock信号的完整性上，本身存在分布电容，是不是也要考虑进去呢

本身的分布电容，因为PCB布线很短，影响可以忽略了。
页: [1]
查看完整版本: clock