mic29 发表于 2013-9-10 09:56:19

4. 多層板PCB各層堆疊順序是否正確

5. 高di/dt、dv/dt之二極體、電感、變壓器、MOS及其線路應遠離Power、Audio、Analogue、Feedback、Amplifier等電路、以及板邊、I/O、連接線、金屬機殼開孔

6. 敏感線路及元件儘量與高di/dt、dv/dt雜訊源放置於多層板不同面, 在單層板上則注意距離

桃花岛主 发表于 2013-9-10 22:49:14


4. 多層板PCB各層堆疊順序是否正確
——这个很难有标准答案，但成本小的方案推荐主电源与地层相邻，关键信号层与地层相邻，不计成本的话就一层信号一层地；

5. 高di/dt、dv/dt之二極體、電感、變壓器、MOS及其線路應遠離Power、Audio、Analogue、Feedback、Amplifier等電路、以及板邊、I/O、連接線、金屬機殼開孔；
——主要是强干扰电路远离敏感电路，另外也要远离如I/O接口及其电路、机壳开口、板边等，主要考虑ji降低从I/o线缆、机壳缝隙泄露，另外，远离板边就是远离这些风险点。

6. 敏感線路及元件儘量與高di/dt、dv/dt雜訊源放置於多層板不同面, 在單層板上則注意距離
——主要也是强干扰电流和敏感电路空间上隔离，在单板不同层中间会有电源或地平面，根据趋肤效应，不同层回流在平面层不同面，因此可以起到隔离作用。

sunluster 发表于 2013-9-10 23:05:49

持续关注，系统学习

mic29 发表于 2013-9-11 10:27:44

7. VCC與GND層間距控制在2-4mil內，越小越好。可提供500MHZ以上的雜訊去耦需求與降低共電源耦合，亦可考慮使用兩層以上的平面電容
在电源平面的輸入端和大功率開關或浪涌电流器件周围使用去耦电容，則可降低500MHz以內的電源系統(PDS)阻抗

8. 高速元件與低速元件（如Analogue & Digital）儘量分開不要交雜，如果有佈線必須跨越不同屬性的區域最好在三面或四面都放Guard Traces並注意3W原則

9. 各區線路避免佈局成長條形

mac_du 发表于 2013-9-11 14:42:42

桃花岛主 发表于 2013-9-10 22:49
4. 多層板PCB各層堆疊順序是否正確
——这个很难有标准答案，但成本小的方案推荐主电源与地层相邻，关键 ...

6. 敏感線路及元件儘量與高di/dt、dv/dt雜訊源放置於多層板不同面, 在單層板上則注意距離
——主要也是强干扰电流和敏感电路空间上隔离，在单板不同层中间会有电源或地平面，根据趋肤效应，不同层回流在平面层不同面，因此可以起到隔离作用。

       岛主这句话讲的好呀，一句话，让人思路开阔，茅塞顿开！
       但是还有个疑问，例如两个信号层参考中间的地层，假设这两个信号对地层的趋肤深度之和大于地层的宽度，是否会仍然有干扰呢？
    还是地层宽度足够，我的考虑是多余的？期待岛主金言！
      

kenji 发表于 2013-9-11 17:02:45

感谢mic29的记录 ， 希望自己可以每天都跟进学习不懂的地方 还希望mic多多指教

桃花岛主 发表于 2013-9-11 23:34:11


7. VCC與GND層間距控制在2-4mil內，可提供500MHZ以上的雜訊去耦需求與降低共電源耦合，亦可考慮使用兩層以上的平面電容
在电源平面的輸入端和大功率開關或浪涌电流器件周围使用去耦电容，則可降低500MHz以內的電源系統(PDS)阻抗

——VCC和GND减小距离，意味着减小引线电感，可以提高滤波频率；
两层以上的平面电容没明白，整个这句话什么意思，请MIC指导一下，谢谢！


8. 高速元件與低速元件（如Analogue & Digital）儘量分開不要交雜，如果有佈線必須跨越不同屬性的區域最好在三面或四面都放Guard Traces並注意3W原則

——高低速布局分开减少强干扰对敏感电路影响，如果布线跨越这样的区域，布线三面或四面放Guard应该是布线同层两边加护卫地线，上下相邻层有平面层吧！

9. 各區線路避免佈局成長條形

——这个也请MIC指导下，谢谢！

mic29 发表于 2013-9-12 08:54:22

kenji 发表于 2013-9-11 17:02
感谢mic29的记录 ， 希望自己可以每天都跟进学习不懂的地方 还希望mic多多指教

大家互相學習，我也等著各位改正我的錯誤，我才需要各位多指教

mic29 发表于 2013-9-12 09:04:32

7. VCC與GND層間距控制在2-4mil內，可提供500MHZ以上的雜訊去耦需求與降低共電源耦合，亦可考慮使用兩層以上的平面電容
在电源平面的輸入端和大功率開關或浪涌电流器件周围使用去耦电容，則可降低500MHz以內的電源系統(PDS)阻抗

VCC和GND减小距离，减小引线电感的功能在於其次，主要是因為電容的容量與兩極板間距成反比，VCC與GND距離越小，板間電容的容量就越大
當一對的VCC與GND產生的板間電容容量還不夠時，可增加VCC與GND的數量，舉例如GND-VCC-GND-VCC，多加兩層LAYER真的沒增加多少成本


9. 各區線路避免佈局成長條形

假設線路佈局成長條形，不僅本身的回流路徑長，也容易成為接收發射的天線。

mic29 发表于 2013-9-12 09:09:46

10. 將元件間非必要之串聯電路改為並聯，以降低迴路面積、迴路阻抗，並避免共電源耦合與共地耦合

11. 靠近I/O端為低頻電路，不可為高頻電路，除非該高頻電路需要經由I/O對外輸出

12. 所有I/O儘量集中在一起，並置於板邊的中央位置
前面說過這是十幾年來的紀錄，而我已經忘了為何要集中在板邊的中央，不能在角落，請各位指教
页: 1 [2] 3 4 5 6
查看完整版本: EMC check list 之 PCB placement