【网友】芯片电源管脚的去耦电容究竟要用多大的？

通常情况下，芯片电源管脚都会有两个电容，一个俗称大电容，另一个俗称小电容。大电容学名储能电容，因为有存储电荷的能力，所以在逻辑器件状态变化时大电容一般会提供一个瞬态电流，减小电源瞬变及跌落，也就是电源完整性,即△V=Ldi/dt；当然，一般情况下并不是IC每个电源管脚都会有一个大电容，但IC对角建议各加一个大电容；

   

小电容如0.1uF电容通常为芯片的去耦电容，即滤除电源上的高频噪声，因为芯片集成度高，那么芯片内部逻辑器件快速切换或时钟的高频噪声可能耦合到电源上，而整机的电源是相互连通的，所以就会导致电源的噪声顺着电源线或耦合到其它信号电缆上逃逸出机箱，导致电缆的传导与辐射问题，因而电源一定要干净。目前业界芯片电源管脚去耦电容基本以0.1uF为主，这在前些年芯片集成度低、速率低时是没有问题的，但以目前芯片集成度和速率来看，这是不合适的，究竟选择多大的去耦电容（与芯片内部逻辑器件转换速率及时钟频率等等都有关系），虽然很难把握，但是有一点是可以肯定的，EMC问题90%与互连电缆有关，因为设备互连电缆长度基本在0.5m-4m之间，根据波长与频率的关系，所以认证测试时互连电缆的辐射基本在230MHz之下，更高频率为机箱缝隙的泄露，所以通常情况下对强干扰器件和敏感器件如时钟芯片、DDR、晶体、晶振、锁相环等等还会再加上1000pF电容（谐振频率160MHz左右）和0.1uF电容并联，用以拓展滤波频段，滤除电源上的高频噪声,后期哪怕不用，因为预留了焊盘，因此后期认证测试时如果为电源引起的互连电缆传导与辐射可以尝试使用1000pF电容加以解决。

   

实际设计或整改时，因为电容受引线电感的影响，如引脚长度，过孔，PCB布线等，因此，实际电容会发生串联谐振，根据串联谐振频率公式计算选择电容时有相当的麻烦及不确定性，工程上的经验参考如下表所示：

数值	0.25in引线	表面安装（0805）
1.0uF	2.6 MHz	5 MHz
0.1uF	8.2 MHz	16 MHz
0.01uF	26 MHz	50 MHz
0.001uF	82 MHz	159 MHz
500pF	116 MHz	225 MHz
100pF	260 MHz	503 MHz
10pF	821 MHz	1.6 GHz

以上是工程经验的总结，实际整改或设计时可以直接参考这个表格，将大大的提高我们解决问题的能力和工作效率。

岛主哥威武，学习了~~

没啥实质性的内容,还是没有详细说出电容选多大.
如果每个芯片都放一个大电容 一个小电容的话.那是不可能的.
如果放很多大电容放很多小电容那也是不实际的.

回复 3# kakaci

    您的回复“如果每个芯片都放一个大电容 一个小电容的话.那是不可能的，如果放很多大电容放很多小电容那也是不实际的。”
   
    第一段末尾有这么一句话“当然，一般情况下并不是IC每个管脚都会有一个大电容，但IC对角建议各加一个大电容；”

   至于电容选多大，设计时需要有的放矢，因为和IC速率等有关，没有一成不变的道理，本为的意图其实就是想说明这个道理。后面表格的电容大小和谢振频率可以作为设计和整改的参考。

理论上是一大一小，大的可选用钽电容和铝电解电容，主要用来抑制低频纹波，小的可用陶瓷电容，可除去来自其他电路板耦合的低频噪声。
“低频噪声选用大电容，高频噪声选用小电容”，不完全正确。高速设计中，噪声等干扰往往不是处在一个频率点上，而是占据一段频带，所以应该利用多种不同的电容构造一个比较宽的低阻抗频带，尽可能的覆盖噪声频带。
  很多时候还要考虑封装，一般情况下，封装越小，ESL越小。不能光考虑容值。影响串联谐振频率的有C和ESL，一般要提高电容的串联谐振频率，只有减小C和ESL。
  实际画PCB时可以多留几个去耦电容的焊盘，可以不焊，这样有问题时好修改

回复 5# 闫碎猴


    楼主说的很好，低频高频是相对的一个频段；
    有时为拓展滤波带宽可能会好几个电容并联；
    电容有引线作用，所以才会有谐振，经验值就是那个表格。

回复  闫碎猴


    楼主说的很好，低频高频是相对的一个频段；
    有时为拓展滤波带宽可能会好几个电 ...
桃花岛主 发表于 2011-8-10 22:14

    谢谢，上面有个错误，小电容是用来虑高频的，打字时没注意，不好意思。正如楼主说的，去耦电容的选取没有一成不变的道理，一般计算完只后，都要用电源完整性软件仿真，直到满意为止。咱们学生一般都是根据经验来选的。

很不错的总结，谢谢！！！