电磁兼容工程师网's Archiver
论坛
›
印制电路板电磁兼容设计
› 第二波:EMC Design guideline之时钟线
lzy1283
发表于 2013-5-19 21:30:28
桃花岛主 发表于 2013-1-28 22:56
在知其所以然时运用经验就会得心应手。
时钟信号线上是不是不能随便加电容?
mic29
发表于 2013-6-17 16:25:18
若是晶振/晶體的时钟信号线,不可隨意加電容,會降低振盪頻率與破壞SI
但如果不是晶振/晶體的时钟信号线,還是可能會破壞SI
页:
1
[2]
查看完整版本:
第二波:EMC Design guideline之时钟线