PCIE走线方式尝试改变，贴着机壳走可以吗？屏蔽试一试。
回复 12# 阿飞小白
机架式结构，内部主板、子板都和背板都是塑料高速连接器连接。
PCIE走线从主板到子板都要经过背板，存在参考层中断不连续。由于成本考虑，没有为每块板子设计参考回流的金属底板。
PCB都是六层板，走线基本都走内层。
小板全部断开也只有1dB的余量，说明这源头还是在主板上，找出主板上的能量高的区域，增加接地。你这情况，估计用屏蔽线也好不了多少，找源头吧
主板和子板设计时两边都割长条形地并露铜，与中间信号地割开。插进去时板子两边的露铜与金属卡槽接触不是很良好。
...beiluo 发表于 2013-4-5 22:57 http://bbs.emcbest.com/images/common/back.gif
中间信号地与两边机壳地如何连接的？加个1000pF电容试试。
回复 14# 桃花岛主
PCB板与外壳地之间的连接方式：
1. 直连；此种方式低频时效果较好，但在高频时受限于螺钉或搭接点等的连接阻抗。
2. 容连；此种方式高频效果较好。
3. 阻连；此种方式高低频时效果稳定，主要用于吸收形成的腔体谐振电流，可挑食使用。
4. 混连；电容与电阻混合接地。
鉴于楼主超频频点为2.5G，建议采用电容连接或者混合连接的方式，电容电阻的值要慢慢调试更改。
回复桃花岛主
PCB板与外壳地之间的连接方式：
1. 直连；此种方式低频时效果较好，但在高频时受 ...
owen11 发表于 2013-4-7 09:01 http://bbs.emcbest.com/images/common/back.gif
就pcb板的地和外壳PE的连接问题额外问一下：
1.一般而言，pcb的地都是和外壳的PE连接在一起的吗？不管是采取哪一种连接方式。
2.这样处理的好处是什么？难道是干扰信号从外壳回流，从而不经过pcb，以减小pcb被干扰的可能性？
3.模拟地和数字地如果是分割的，那么在连接的时候有可能采取磁珠连接的方式，但是磁珠只对某个频段的干扰有效果。那么，pcb的地和PE连接的时候有可能采取磁珠吗？
4.混合连接的方式指的是电容和电阻并联吗？电容和电阻的混合连接是什么原理？我好像看到过，此时电阻都选的是Mohm级别的，为什么？
就pcb板的地和外壳PE的连接问题额外问一下：
1.一般而言，pcb的地都是和外壳的PE连接在一起的吗？ ...
yang123_123 发表于 2013-4-7 10:13 http://bbs.emcbest.com/images/common/back.gif
这些问题有些深度啊，呵呵，一一回答如下：
1. 大多数的PCB都会利用一个层面来设计一个完整的0V参考面，一般来讲，这类结构的PCB和导电底板之间都会至少设有一个电气搭接点。而这个或几个电气搭接点通常大多设计在将带有0V参考面的PCB固定在底板的紧固处。有时PCB和底板之间要求电气上的隔离，这时的搭接则需要通过具有适当额定值的电容器/电阻器完成。
2. 这样做的目的是为了改善EMC性能在所关心的频率上的一个低阻抗连接，这种搭接阻抗需要低到什么样的程度取决于不同的应用。总的来说，关键是要在所研究的频率范围之内能够获得一个低阻抗的连接。当频率很低（低于10KHz)或甚至是DC时，我们往往不在乎PCB与地板之间的搭接是不是低阻抗。
3. PCB与PE的连接方式一般不推荐使用。
4. 混合搭接好像是电阻和电容串联的搭接方式（这个我也不太清楚了），尽管一般的容性搭接应用在宽带的RF搭接条件下远不那么理想。原理之一是为阻尼结构的谐振而使用电阻的搭接。就是破坏结构体内形成谐振的条件。
期待高手出来补充完善~
（1）增加一点点JET也许就好了。 （2） 尝试下线上做阻抗匹配。（3）找下是缝隙出来的还是线上出来的，再根据情况处理。
正解思路：
1：主板单测也只1DB余量，故先在主板上想办法把余量加到5个DB以上，在板上找出来的解决方案也是最能保证量产的方案。
2：在主板余量足够的情况下，再加入LZ自己总结出的对策四。
3：参考其它朋友的方案。
回复 14# 桃花岛主
我们一般都是跨接0欧姆电阻，对于跨接电容以前没有试过，可以验证试一下。
