walterP 发表于 2013-8-19 14:12
或者是说地上面有杂讯，通过电容到power net，然后通过电源板辐射出去，A处的滤波是将杂讯与电源板隔离开来 ...
小白說主板Top和Bottom都有shielding，我想這應該是表示兩面都是GND，所以若是GND有雜訊，不需要這幾顆電容就會輻射了
所以我也認為是VCC的雜訊經由這幾顆電容跑到GND而輻射，沒有這幾顆電容時，雜訊會經由其他阻抗較大但不會產生輻射的路徑會到SOURCE
桃花岛主 发表于 2013-8-18 23:50
这样的案例真好，很锻炼人；
小白说的对，EMC实践性很强，当然设计时要用理论，样机出来在测试整改，回过 ...
JW就是跳线。呵呵
这颗IC视频显示类的IC
admin 发表于 2013-8-18 23:52
请问能否总结成案例在《电磁兼容工程师》发表，谢谢。
饿，因为保密的原因电路和layout是不能发出来的，您看看，我用示意图的这种方式整理出来可以吗？
mic29 发表于 2013-8-19 11:53
小白實在厲害，我想不到要拿掉電容！
個人一些想法請各位指教
我也在想这个问题，同一个net，为什么差距这么大，最大的疑点是IC，IC下方也是有一条信号线，我使用bead、电容、跳线进行验证，无用。又对芯片的信号线做了检查，未发现有问题的信号线。这一点是这个案例最大的疑点。实在是想不通
mic29 发表于 2013-8-19 12:00
2. 既然是時鐘信號耦合到電源層，不曉得小白有沒有確認過54MHZ的CRYSTAL/OSCILLATOR的電源是否有做適當的濾 ...
54MHz的Clock Generator电源有严格的去耦，另外，VCC 的设计也是符合20H的规定。
mic29 发表于 2013-8-19 12:06
3. POWER BOARD 與MAIN BOARD間的PIN ASSIGNMENT是否合理？
主板連接器附近是否有足夠的去耦電容？
1.主板连接器有三颗去耦电容分别为100uf 0.1uf 1000pf
2.power board 与 main board之间的除了此处的连接为1pin 12v；1pin gnd，另外还有5pin的连接器连接
3.这里我在怀疑power board 和main board之间地的连接是否出现了问题，进行验证，结果现实没有问题。
mic29 发表于 2013-8-19 13:20
4. 取消8顆BYPASS CAP會對芯片有影響，所以這8顆電容其實是濾波電容（而非旁路BYPASS），為維持芯片工作電 ...
前辈，这一点也是我感到不解的地方，8颗 bypass分布在 main board bottom，为什么在A点加电感可以，小弟还真没有详细的研究，需要问问HW，当时时间赶，一心想着赶快定对策，没太关注，请教HW后给大家解答。
walterP 发表于 2013-8-19 14:06
搞不懂，一般电源线上有杂波，通过电容导入地，给杂波一个回流路径，这样地上是有杂波，但是不会辐射出去。 ...
Reference plane 是完整的Gnd，而芯片附近的gnd，我不方便拿出layout来看，此处的gnd是非常完整的。按我的思路，gnd辐射出去，应该是通路出现了问题，但是此处的gnd，我在去做处理的时候，只有一个接地点可以提升，但余量还是没有特别大。
电源平面谐振了，而其它地方因为有电容，阻抗低；而在A点加电容，又是会让谐振点更高！
可以利用Allegro自带的PI仿真软件看看目标阻抗。
阿飞小白 发表于 2013-8-19 21:28
饿，因为保密的原因电路和layout是不能发出来的，您看看，我用示意图的这种方式整理出来可以吗？
可以，但是文章尽量以正式案例的形式，比如 故障现象 、原因分析、改进措施、改进效果、思考与启示这种步骤写出来，谢谢。
