LAN EMI 问题请教
问题描述：目前发生的状况是125M的倍频NG 很多1： 支持1G的网口， 网络变压器和共模电感都集成在RJ45接口上， 网口的地和PCB的地有切开，用电容和BEAD隔离。
2：网口中心抽头的电容拉到PCB板上追加，目前是并联4PCS 10NF的到PCB的地。
3：PHY 到 MAC SWITH IC 的RX22欧姆10PF, SWITH 到 MAC的RX 22欧姆
4：MAC 到PHY 的TX 22欧姆10PF
5：PHY IC 提供一个125M 的CLK 给MAC SWITH 使用
6：4层板， S-G-V-S
请教1：PHY IC和RJ 45中间的4组差分线，阻抗控制是要多少欧姆？
请教2：125M的倍频以我此机台的情况，是否从以下发射： RX ,TX CLK，以上ITEM 5， 还有PHY IC 到RJ45的差分线上？ 请帮忙补充,TKS
请教3：目前对策：开展频，然后将以上ITEM5 软体关掉并额外追加一个有源125M晶振直接给MAC SWITH使用，对策之后有10DB的改善，BUT还是NG,而且测试其他模式，网线拔掉，也还有125M的问题（怀疑是外加125M晶振的问题，那请问晶振如何处理）-----另外请问是否有其他对策可改善？ 做个局部屏蔽试试，如果确认是晶振的问题，晶振参考gnd，附近少布线，clk包地，阻尼电阻加大。 电源滤波是必须的 网线的差分通常都为100欧阻抗；你这个问题我建议还是重点处理时钟，比如布线有无跨分割、时钟电源滤波等，你说的时钟是PHY IC，那就建议对这个芯片的电源也加强滤波，比如加100pF电容。， 老兄，你这个是集成变压器，网口地和PCB的地怎么分啊，分了也不彻底，干脆别分。 化二为一 发表于 2013-11-26 17:22
结构是金属的吗？时间电路是怎样设计的？是否使用屏蔽网线？这些均不清楚，怎样整改？
HI ,化二兄，TKS
1： 结构是金属屏蔽，网口带铁罩有接触到金属外壳
2： 客户不同意用屏蔽网线 （屏蔽网线我们有TRY过，改善有限）
3： 时钟电路，我有将线路和原理图附上，
还请指点下，感恩啦。。 永恒的瞬间 发表于 2013-11-27 08:47
老兄，你这个是集成变压器，网口地和PCB的地怎么分啊，分了也不彻底，干脆别分。
1：变压器内部我不是很清楚。
2：网口地和PCB 地分： 就是将网口的屏蔽铁壳的地PIN 在PCB上拉一个独立的地和PCB地分开，用BEAD和电容桥接。 也TRY过直接连接起来，效果不大
TKS 桃花岛主 发表于 2013-11-26 23:51
网线的差分通常都为100欧阻抗；你这个问题我建议还是重点处理时钟，比如布线有无跨分割、时钟电源滤波等， ...
TKS, 岛主
1： 网线的差分通常都为100欧阻抗----因为我看资料误解了，如附件提到150欧姆的阻抗匹配
2： 我这个问题感觉是不是已经 不是PHY IC CLK的问题了， 因为我测试VGA的时候，晶振给SWITH 125M ，然后SWITCH给MAC RX-CLK 和GTX-CLK SRC
此时我测VGA网线没有插的，就有
3： 另外顺便请教一个问题，当一个CLK有过孔的时候，走TOP的参考地层回路， 走背板的线参考VCC层， 这样的走线要注意什么？过孔的地方需要什么特别注意的地方吗？
weily 发表于 2013-11-27 10:54
TKS, 岛主
1： 网线的差分通常都为100欧阻抗----因为我看资料误解了，如附件提到150欧姆的阻抗匹配
补充附件 你看的是Bobsmith电路，注意这个电阻都是在连接器空余管脚；至于这个电路，想用就用，真难说清楚，老美的专利；
你的时钟是关键信号线，具体是强干扰信号线，换层时最好参考同一个平面，你说的情况变幻的电源和GND平面，所以，在换层的地方最好加个电容连接电源和GND，当然，不加也可以，时钟可以通过板上其他电容返回源头，但无疑环路面积增大，问题也随之增大。
