首先，你的层叠是如何设置的，这个也比较重要，六层板推荐 TOPGNDS POWGNDBOT；
第二，你的接口有没有设置静地，别且静地处有与机壳连接的安装孔；
第三，没看到你网口隔离变压器，这个要离接口近一些；
第四，有没有Bobsmith电路，这个对辐射有10dB抑制作用；
建议先检查以上四点。另外，千兆网时钟频率为125M，这个也要查找下源头，感觉你layout布线里晶振很近。
你们的PCB存在严重问题，如果在深圳我可以指导下你们：
1.3.3V的LED电源需要那么大平面吗？
2.差分对怎么不包地，也没看到孔；
3.晶振的布局，旁边那么多的走线；
4.螺丝孔打到地，真正有几个孔相连，够了吗？
5.PCB的地平面完整性，连孔断地，分割；
6.电源的去耦电容也太远了吧，内缩20H呢？
原理图方面：
1.次级的滤波电容每组多并联一个1nf；
2.芯片的内部DC-DC隔离滤波等；
有没有试过使用高频磁珠呢？
请问岛主，Bobsmith是什么
化二为一 发表于 2012-4-21 09:32 http://bbs.emcbest.com/images/common/back.gif
这个老美发明的，是阻抗匹配用的，对EMC有好处
非常感谢诸位高手的帮助，我回复一下。
1 375M,750M是我们的千M网口和外界传输数据时带出来的（我们测试时，用网线连另外一台电脑，pin IP）。他的基频确实来自layout图中下方方形LAN控制芯片旁的无源晶振。
2信号线离晶振过近，信号线包地，我们考虑过，但是确实一点空间也没有了。
3电源平面内缩20H，考虑过也是没有空间，内缩了一点。
4 至于叠层，这肯定是这个问题的重要原因，但是不可能改版了，我们是信号-地-信号-信号-电源-信号，产品刚开始时不是我接的，这样做可能是我们产品的信号线确实太多了，走不开。
5 静地的处理，首先我们确实一直是使用的一块完整的地，没有划分机壳地，但是要划单独的机壳地，要把整个的IO区域划开，这个区域我们的信号很多，这样许多IO信号，像LAN，USB势必要跨两个地，这样我们要加电容，不知这样做最终效果会如何。
6我们使用的是集成网口，变压器，共模电感都集成在网口内部，已经调节过，无效果。
7 去耦电容与滤波电容，下一版，我们试着再加几个，估计效果不大。
83.3V平面除供电外，我们还有一个考虑就是让8对差分线参考一个完整的电源平面。所以划了这么大。
还有诸位高手提的三条思路
Bobsmith，晶振扩频，加高频磁珠，我们没做过，去考量一下。谢谢~
岛主，Bobsmith已经有了，内置于网口连接器中。这个方法也不行了。:L
高频磁珠我们下板加在电源上试试
我们公司产品都有网口，经常遇到网口的问题：
1. 你那个变压器是不是和PHY芯片连接，如果是，那么PHY芯片和你的主控芯片之间肯定有几根125M的时钟，可能他就是源头，你可以在定位时用万用表探针点这几根时钟，看375M的频谱波形是不是变很高，如果是则他就是源头。可以再输出段上面加RC，33欧姆，15pf~22pf；
2. 你那个PCB分层不合理，第五层应全铺地，不然信号回流环路变大，也可以不全铺，但网口走线经过区域应铺成地；
3，网口差分对走线严格控制等长走线，尽量不穿层；
4,49欧姆电阻处对地电容可以再10pf~47pf调节可能有作用。
请问谁知道LAN信号可以开展频吗？诸位高手说的我们能做的基本都做过了。
